FM-8改造 備忘録 (by はせりん)

• M186.14pin：サブシステム側源発振16.128MHzをM186(74S163)で2分周したクロックです。
  何で16MHzじゃないの？と訝しく思われるかもしれません。明らかにオーバースペックです。
  ですが、FM-7(NEW7)もメインとサブで同じ16.128MHzの源発振を共有してるので、メーカー保証のオーバークロックと言えますね。
• M17.38pin：メインCPUに供給される源発振4.9152MHzです。水晶振動子とTTLで構成された発振回路です。
• M50.2pin：同上。付近にTP(Test Point)のピンが出てるので、ICクリップで信号取得するには便利です。
• M42.8pin：MOTOR ON信号($FD00 Bit1の反転)です。
• CE端子(18pin)GND固定： FM-8のサブシステム側のアドレスデコーダの設計がイケてなくて、アクセスタイム的に不利な回路になっています。
  (LS139 x4段分のディレイがモレなく付いてくる。) 幸いにして、同じ信号をOE端子(20pin)にも入れてるので、 CE端子(18pin)をGNDに落とすことで
  アクセスタイムを稼ぐことができます。(OE端子側はそれほどアクセスタイムに影響しない。)
  デメリットとしては、消費電力が増えます。まぁ、サブシステム側はROMアクセス率が元々高いので、クロックを上げた分の増加量が多いはずですが。

• 名称：HERO-09(メインCPUの倍速ユニット)(基板のみ)
• 型格：KB03
• 発売元：コムパック
• 価格：8,500円(送料込)
• 発売時期：1982年12月頃
• 製作記事：I/O 1982年10月号 (工学社)
• 搭載場所：Z80カード付近推奨だが、ケーブル接続なのでどこでも可。
• サブシステム側CPUに関してはノーケア
• WAITを入れたくないとの製作者の意向で、高速側のクロックが7MHzとなっています。
  FM-7でも $FC00-$FFFF には WAIT 入れてるのでそこまで気にせずとも良かったような。
  
  
• はせりんの勝手な評価：
  　○：HALT時に低速にならない
  　△：7MHz動作(最高速でない)
  　×：水晶発振回路を内蔵している(コストアップ)
  　×：MOTOR ON回路の一部を内蔵している(コストアップ)

• HERO-09の基板写真を探しておりましたところ、AKIBA PC HOTLINE! さんのページにありました。
• 引用元：富士通が生んだ衝撃のマシン「FM-8」　佐々木 潤　2019年10月16日 08:05
• 掲載許可ありがとうございます。＞AKIBA PC HOTLINE!編集部さま

• 名称：カラーパレット・ボード(メイン＆サブCPU倍速付)(基板のみ)
• 型格：KB04
• 発売元：コムパック
• 価格：15,000円
• 発売時期：1983年5月頃
• 製作記事：I/O 1983年4月号 (工学社)
• 搭載場所：バブルカセットホルダを置くスペース（灰皿の下）に装着
• 元々はカラーパレットボードですが、HERO-09 の高速クロックを改良したものを取り込んでいます。
• サブシステム側CPUには高速クロック(8MHz)のみを供給 (切替機構なし)
• 4.9MHz と 8MHz の発振回路を内蔵してるのはちょっと過剰な気がします。
• 8MHz動作時、FM-7と同様 $FC00〜$FFFF アクセス時に 1WAIT 入ります。
  
  
• はせりんの勝手な評価(クロック高速化部分のみ対象)：
  　○：HALT時に低速にならない
  　×：水晶発振回路を2つも内蔵している(コストアップ)

• カラーパレットボードの基板写真を探しておりましたところ、AIGOU Yoshiaki @momo_P さまよりお写真を提供いただきました。
  いつもありがとうございます。
  
  
• CLOCK 2MHz が誇らしげです。
• 念のためですが、カラーパレットを制御するレジスタがFM-7とは違ってるので、F-BASIC V3.0 を動かしても COLOR=(m,n) 命令が使える訳ではありません。

• 名称：FM-8ターボ (8MHz倍速ボード)
• 型格：FM-8 TURBO
• 発売元：九十九電機
• 価格：13,500円
• 発売時期：1983年1月頃
• 搭載場所：元のCPUが刺さっていたソケットに、写真の面を下にして装着。
  ここは電源の下なので、温度というか放熱的には厳しいのでは？
• サブシステムCPU側にも、メインCPUと同じクロックを供給します。
  従って、低速モードでも若干オリジナルより高速になります。(4MHz→4.9MHz)
  影響ないのだろうか？
  高速側固定でも良い気がするが。
• 8MHz動作時、FM-7と同様 $FC00〜$FFFF アクセス時に 1WAIT 入ります。
• メインCPUがHALT時には低速クロックになります。
  従って、Z80カード装着時において、Z80動作時には低速クロックのままです。
  これは富士通製のZ80カードが4MHz動作に対応していないための対策だと思われますが、
  後述の村上敬司氏版の高速Z80カードを装着しても高速にならないのは残念な所です。
• CGROMの高速化：
  　CE端子(18pin)を浮かしてGND端子(12pin)に接続する下駄が添付されています。
  
  
• はせりんの勝手な評価：
  　○：水晶発振器は内蔵せず、必要な信号をメイン基板から取得
  　△：サブシステムの低速モードが速くなってしまう
  　×：電源の真下に配置する。温度的に心配。
  　×：HALT時に低速になる。(Z80が高速にならない)
  

• 名称：FM-8バンク切り換えユニット
• 型格：AD102
• 発売元：ARTDINK
• 価格：4,000円
• 発売時期：1985年3月頃
• 搭載場所：バブルカセットホルダコネクタ（灰皿の下）
• 
  
  

• このように、灰皿の下にあるバブルカセットホルダ接続用コネクタに装着します。
  なかなかのアイデアだと思います。
  
  
• ちなみにこのコネクタ、後のFM-7の内部拡張32ピンコネクタとほぼ同様の信号線が出ています。
  それのルーツと言って良いでしょう。
  

  信号名(入出力)	FM-8 バブルカセットコネクタ		FM-7シリーズ 32ピンコネクタ
  	端子名	ピン番号	端子名	ピン番号
  DC+12V電源(出力)	+12V	1,2	+12V	A13
  DC+5V電源(出力)	+5V	3,4,5	+5V	A14
  グランド	GND	6,7,8,17,18,29	GND	A15,B15,A16,B16
  DC-5V電源(出力)	-5V	33	-	-
  DC-12V電源(出力)	-12V	34	-12V	B13
  リセット(出力) 負論理	*RESETB	31	*ERESET	B10
  Eクロック(出力)	EB	27	EE	B9
  Qクロック(出力)	-	-	EQ	A9
  R/W(出力)	RWB	28	ERW	A11
  IRQ(入力) 負論理	-	-	*EIRQ	A12
  IOデコード(出力) 負論理	*IOS	30	*EIOS	A10
  アドレス下位(出力)	A0-A7	19,20,21,22,23,24,25,26	EAB0-EAB7	A1,B1,A2,B2,A3,B3,A4,B4
  データ(双方向)	D0-D7	9,10,11,12,13,14,15,16	EDB0-EDB7	A5,B5,A6,B6,A7,B7,A8,B8
  POWFAIL(入力) 負論理	*POWFAIL	32	-	-
  EXTDET(入力) 負論理	-	-	*EXTDET	B11
  2.5MHzクロック(出力)	-	-	2.5MHz	B12

• タイトル：FM-8の高速化
• 作者：JG1INE氏
• 掲載誌：I/O 1982年9月号 (工学社)
• 概要：
  • サブCPU高速化実験
    　下駄を履かせてクリスタルをつなぎ自己発振させて動作実験。
    　結果：
    

    6.866MHz	ノーマルCGROM	○
    8MHz	ノーマルCGROM	×(最初の15分間は動く)
    8MHz	高速CGROM	○
    9MHz	高速CGROM	×(最初の90分間は動く)
    10MHz	高速CGROM	×

  • 高速CGROMとして、MB8516H を使用。これは入手難しいと思われる。
  • 高速化時、MB8516 はかなり発熱するとのこと。2732A に焼き直しの方が安全かも。

  ---

• タイトル：サブシステムを倍速にする簡単な方法(編集部注)
• 作者：編集部
• 掲載誌：I/O 1982年9月号 (工学社)
• 概要：
  • M186(74S163) の 14pin → M108(MC68B09Pに差替え) 38pin を浮かして直結するのが簡単、と追記。
    
  
  

• タイトル：FM-8 メインCPUの高速化 HERO-09 の製作
• 作者：笠作貴弥氏
• 掲載誌：I/O 1982年10月号 (工学社)、FM-7/8 活用研究 (工学社)
• 詳細は上記の市販版参照

  ---

• タイトル：HERO-09 の改良
• 作者：不明
• 掲載誌：FM-7/8 活用研究 (工学社)
• 概要：
  • 8MHzで動作するよう、$FC00-$FFFF アクセス時に WAITをかける回路を追加。
    　カラーパレットボード「メイン＆サブCPU倍速付」と同じ回路のようです。
  • CGROMの高速化
    　CE端子(18pin)を浮かしてGND端子(12pin)に接続する方法が示されています。
• この改良版が市販されたかどうか不明です。どなたかご存じないですか？
  
  
• はせりんの勝手な評価：(改良版について)
  　○：HALT時に低速にならない
  　△：サブシステムの低速モードが速くなってしまう
  　×：水晶発振回路を内蔵している(コストアップ)
  　×：MOTOR ON回路の一部を内蔵している(コストアップ)

• タイトル：FM-8 メインCPUの高速化 〜追記〜
• 作者：I/Oエンジン・ルーム
• 掲載誌：I/O 1983年1月号 (工学社)
• 概要：
  • ミニフロッピーアダプタの高速化
    　ミニフロッピーディスクアダプタ(MB22603)が8MHzクロック等の高速化に対応しないものがあり、
    　その原因推定と対策をしています。詳細はコチラのページでも紹介しています。
  • ブートROMの高速化
    　2732A に焼き直す方法が示されています。

• タイトル：FM-8 「メイン＆サブCPU倍速付」カラーパレット・ボードの製作
• 作者：栄木裕二氏、清水雅夫氏
• 掲載誌：I/O 1983年4月号 (工学社)
• 詳細は上記の市販版参照

• タイトル：製作ノート FM-8を高速化する -- 68B09/4MHz・Z80カード --
• 作者：村上敬司氏
• 掲載誌：インターフェース 1983年7月号 (CQ出版)
• 概要：
  • サブCPUの高速化
    　・M186(74S163) の 14pin → M108(MC68B09Pに差替え) 38pin を浮かして直結する
    　・出展は I/O誌 1982年9月号の記事の「編集部注」
    　・CGROM高速化：2732A等に焼き直しを推奨
  • メインCPUの高速化
    　・搭載方法：Z80カードコネクタに後述の高速版Z80カードと同居して実装
    　・8MHzクロック：サブシステム側 M186 14pin より取得(8.064MHz)
    　・切り換え機構：あり
    　　　・MOTOR ON時：低速クロックに切り替え
    　　　・IOアクセス時：低速クロックに切り替え
    　・ブートROM高速化：2732A等に焼き直しを推奨
  • Z80カードの高速化
    　・4MHz動作対応、ディレイライン不使用
    　　なぜオリジナルが 4MHz で動作しないのか丁寧に解説されています。
    　・6809側IRQ、NMIをZ80のINT、NMIに直結。DIP SW省略。
  
  
• はせりんの勝手な評価：
  　○：できるだけ本体基板から信号を引っ張っている。
  　○：HALT時に低速にならない = Z80 高速化対応
  　×：I/Oアクセス時に遅くなりすぎ

• タイトル：5.6 FM-8の高速化
• 作者：高橋豊氏氏
• 掲載誌：インターフェース別冊 6809ソフトウェア開発 1984年11月 (CQ出版)
• 概要：この書籍は、本来はアセンブラ主体のソフトウェア開発システムに関するものですが、
  　　　コラム的にFM-8の高速化記事が掲載されています。
  • サブCPUの高速化
    　・M186(74S163) の 14pin → M108(MC68B09Pに差替え) 38pin を浮かして直結する
    　・出展は I/O誌 1982年9月号の記事の「編集部注」
    　・CGROM高速化：CE端子(18pin)を浮かしてGND端子(12pin)に接続する方法が示されています。
  • メインCPUの高速化
    　・搭載方法：ボード上にMC68B09P及び他の回路を搭載し、40ピンコネクタで元のCPUソケットに接続
    　・8MHzクロック：水晶発振回路を内蔵(8.000MHz)
    　・切り換え機構：あり
    　　　・MOTOR ON時：低速クロックに切り替え
    　　　・HALT時：低速クロックに切り替え
    　　　・高速／低速のLED表示あり
    　・WAIT：あり
    　　　・FDCアクセス($FD18〜$FD1F)時：1クロックWAIT
    　・ブートROM高速化：特になし
  
  
• はせりんの勝手な評価：
  　○：高速／低速のLED表示あり。(メインCPUのみ)
  　△：WAITを入れるのは FDCアクセス時のみ。他は大丈夫か？
  　×：HALT時に低速になる。(Z80が高速にならない)
  　×：水晶発振回路を内蔵している(コストアップ)
  　×：MOTOR ON回路の一部を内蔵している(コストアップ)

• タイトル：FM-8 裏RAMの有効利用法 RAM FILE
• 作者：渡辺満彦氏
• 掲載誌：I/O 1983年6月号 (工学社)、FM-7/8 活用研究 (工学社)
• 概要：
  • パターンカット無しで、FM-8 に裏RAM切替機能を追加します！
  • それだけでなく、裏RAMをバブルカセットの代わりに使用するドライバソフトも用意されています。
• 用意するもの：ICクリップケーブル 2本
• 詳細：
  • アナログ入力ポートの制御レジスタ($FD0C)の、使われてないビット(bit 6)を裏RAM切替信号として使用。
    　$FD0C $00 ROM選択
    　$FD0C $40 裏RAM選択
    
  • DIP SWの使い方が少々変わります。
    

    9番	10番	従来	本改造
    ON	ON	BASIC(ROM/DISK)	BASIC(裏RAM切替無し)
    ON	OFF	バブルカセット	BASIC(裏RAM切替有り)
    OFF	ON	DOS	DOS
    OFF	OFF	予備/8インチDOS	DOS

• 懸念点：
  • FM-7と異なり、裏RAM切替とブートROMのバンク切り替えが同時に行われます。
    そのため、ブートROMの中味を直接コールしているようなプログラムでは注意が必要です。
  • 同じアドレスを使用することになるアナログポートとの競合については、F-BIOSを用いて アナログポートを使用している限りは、問題ないようです。(bit6 には常に0を書いている)

• 左図は、Bit が余っている状況を強調して描き起こした回路図(接続図)です。
  記事内容から特に変更はありません。
• 気になる点は、FM-8活用研究記載のFM-8回路図では、M22 の CL(1pin)が無接続である事です。
  リセット時にうまく起動しない事があるのは、このためかもしれません。(継続調査予定)

• タイトル：[RandomBox] PSGを持っている人に贈るROM←→RAM切り換え法
• 作者：QWERT氏
• 掲載誌：I/O 1985年2月号 (工学社)
  　　　　I/O別冊 FM-7/11活用研究[第2集] (工学社)
• 注：左の回路図にはミスがありますので、この通り配線しないでください。【重要】
  
  
  
• タイトル：[de BUG] 2月号 [RandomBox] PSGを持っている人に贈るROM←→RAM切り換え法
• 作者：編集部
• 掲載誌：I/O 1985年8月号 (工学社)
• 修正内容
  • 74LS138の、7番ピンと9番ピンが入れ替わっていました。
  • ブートSW の、10番に接続します。
  
  
• 詳細：
  • PSG基板の使っていないアドレスデコード・リードライト信号を用いて、FM-7と互換の裏RAM切替機能を実現します。
    　$FD0F READ ROM選択
    　$FD0F WRITE 裏RAM選択
    
  • 上記のRAMFILE版同様、DIP SWの使い方が変わります。注意事項も同じです。
    

    9番	10番	従来	本改造
    ON	ON	BASIC(ROM/DISK)	BASIC(裏RAM切替無し)
    ON	OFF	バブルカセット	BASIC(裏RAM切替有り)
    OFF	ON	DOS	DOS
    OFF	OFF	予備/8インチDOS	DOS

• 左図は、初出記事に訂正記事の内容を反映させて描き起こした回路図(接続図)です。
  
  
• この２つの記事、かなり重要だと思うのですが時期的にFM-7/8活用研究には間に合わず、 以降のFM系活用研究でも取り上げられなかったので、スルーしたらそれっきりになるのは残念です。
  （実は、はせりんも「どこかでこの記事読んだはずだ」とFM系活用研究をひっくり返して調べたが 見つからず、I/O本誌を丹念にチェックしたら見つかった次第です。）